雙向可控硅輸出：32點(diǎn)。
額定電流電壓：AC100～240V　0.6A/1點(diǎn)，2.4A/1公共端，8點(diǎn)1公共端。
響應(yīng)時(shí)間：1ms+0.5循環(huán)周期。
外部接線連接方式：38點(diǎn)端子臺（端子臺另售）Q12PHCPU編程手冊。
替換型號：AY23。SI/QSI/H-PCF/寬帶H-PCF光電纜。
雙回路。
遠(yuǎn)程I/O網(wǎng)絡(luò)（遠(yuǎn)程I/O站）Q12PHCPU
可構(gòu)成大規(guī)模靈活網(wǎng)絡(luò)系統(tǒng)的MELSECNET/H網(wǎng)絡(luò)模塊。
MELSECNET/H網(wǎng)絡(luò)系統(tǒng)包括在控制站－普通站間通信的PLC間網(wǎng)絡(luò)和在遠(yuǎn)程主站--遠(yuǎn)程I/O站間通信的遠(yuǎn)程I/O網(wǎng)絡(luò)。
光纖回路系統(tǒng)……實(shí)現(xiàn)了10Mbps/25Mbps的高速通信。
站間距離、總電纜距離長，抗干擾性強(qiáng)。
同軸總線系統(tǒng)……采用低成本同軸電纜，網(wǎng)絡(luò)構(gòu)建成本低于光纖回路網(wǎng)絡(luò)Q12PHCPU編程手冊。
雙絞線總線系統(tǒng)……結(jié)合使用高性價(jià)比的網(wǎng)絡(luò)模塊與雙絞線電纜，
網(wǎng)絡(luò)系統(tǒng)的構(gòu)建成本非常低。串行ABS同步編碼器輸入可使用臺數(shù)：2臺/個(gè)模塊。
位置檢測方式：編對值（ABS）方式。
傳輸方式：串行通信。
允許跟蹤目標(biāo)輸入點(diǎn)數(shù)：2點(diǎn)。
方便處理大容量數(shù)據(jù)。
以往無法實(shí)現(xiàn)標(biāo)準(zhǔn)RAM和SRAM卡文件寄存器區(qū)域的連續(xù)存取，
在編程時(shí)需要考慮各區(qū)域的邊界。
在高速通用型QCPU中安裝了8MB SRAM擴(kuò)展卡，
可將標(biāo)準(zhǔn)RAM作為一個(gè)連續(xù)的文件寄存器，
容量最多可達(dá)4736K字，從而簡化了編程。
因此，即使軟元件存儲(chǔ)器空間不足，
也可通過安裝擴(kuò)展S
并實(shí)現(xiàn)變址修飾擴(kuò)展到文件寄存器的所有區(qū)域Q12PHCPU編程手冊。
另外，變址修飾的處理速度對結(jié)構(gòu)化數(shù)據(jù)（陣列）的高效運(yùn)算起著重要作用，
該速度現(xiàn)已得到提高。
當(dāng)變址修飾用于反復(fù)處理程序（例如從FOR到NEXT的指令等）中時(shí)，可縮短掃描時(shí)間。升級版本。
控制軸數(shù)：最大32軸。
手動(dòng)脈沖發(fā)生器操作功能：可使用3臺手動(dòng)脈沖發(fā)生器。
同步編碼器操作功能：可使用12臺同步編碼器。
外圍設(shè)備I/F：通過PLC CPU。
多CPU構(gòu)筑的高速運(yùn)動(dòng)控制系統(tǒng)。
多CPU系統(tǒng)基于Q系列PLC。
根據(jù)不同的應(yīng)用場合靈活選擇PLC CPU和運(yùn)動(dòng)CPU。
在構(gòu)筑多CPU系統(tǒng)時(shí)，最多可擁有4臺CPU。
當(dāng)使用3臺Q173DCPU時(shí)，最大可控制96軸。輸入輸出點(diǎn)數(shù)：4096點(diǎn)。
輸入輸出元件數(shù)：8192點(diǎn)。
程序容量：130 k步。
處理速度：0.0095 μs。
程序存儲(chǔ)器容量：520 KB。
支持USB和網(wǎng)絡(luò)。
支持安裝記憶卡。
多CPU之間提供高速通信。
縮短了固定掃描中斷時(shí)間，裝置高精度化。
固定周期中斷程序的最小間隔縮減至100μs。
可準(zhǔn)確獲取高速信號，為裝置的更加高精度化作出貢獻(xiàn)。Q12PHCPU手冊。
通過多CPU進(jìn)行高速、高精度機(jī)器控制。
通過順控程序的直線和多CPU間高速通通信（周期為0.88ms）的并列處理，實(shí)現(xiàn)高速控制Q12PHCPU手冊。
多CPU間高速通信周期與運(yùn)動(dòng)控制同步，因此可實(shí)現(xiàn)運(yùn)算效率最大化。
此外，最新的運(yùn)動(dòng)控制CPU在性能上是先前型號的2倍，
確保了高速、高精度的機(jī)器控制。